РЕАЛИЗАЦИЯ БУЛЕВЫХ ФУНКЦИЙ НА ПЛИС КЛАССА FPGA
Сергей Викторович Шалагин, sshalagin@mail.ru
Казанский национальный исследовательский технический университет им. А.Н. Туполева

Рассматривается задача реализации цифровых схем на ПЛИС класса FPGA при использовании систем булевых функций. Предложен метод синтеза булевых функций, адаптированных под архитектуру ПЛИС/FPGA. За счет представления булевой функции полиномом Жегалкина И.И. увеличена эффективность ее реализации на ПЛИС/FPGA по оценкам временной сложности, по сравнению с известной реализацией на основе декомпозиции К.Шеннона.

ПРЕЗЕНТАЦИЯ

ВИДЕО ДОКЛАДА: